This article discusses centralized and distributed PMU architectures,the related DVFS technology. The future trends of PMU technology for portalble devices are also analyzed.

　　如今用于便攜產(chǎn)品設(shè)計的許多最新SoC解決方案需要能提供多種電壓的電源，這些電源可以與功能是否激活同步開、關(guān)這些供電電壓。它們還必須能夠高效地進行DC/DC轉(zhuǎn)換，以盡量減少轉(zhuǎn)換期間的功率損失。在很多情況下，它們還要控制電池的充電過程。這些新型電源電路就是電源管理單元(PMU)，在電源控制方面發(fā)揮了重大作用。

　　每一代新的移動便攜式設(shè)備都會比前一代的產(chǎn)品提供更多的功能。這些年來，手機從單純只用于通話的設(shè)備演變成具有拍照、瀏覽視頻短片、看電視、聽MP3和調(diào)頻收音機、玩3D游戲以及與PC交換信息等功能。為實現(xiàn)這些功能，手機已不僅是連接到移動電話網(wǎng)絡(luò)，而且還可能連接到無線局域網(wǎng)并與PC通信，或者使用藍牙技術(shù)連接無線耳機。所有這些附加的功能都要靠電池組提供電能。

　　對早先幾代的手機來說，依靠硅芯片與電池技術(shù)的進步就可以增加通話時間和待機時間。更高效RF放大器和新型CMOS邏輯芯片的能耗比前一代更低。射頻信號處理與數(shù)字信號處理算法的發(fā)展進一步降低了功耗。與此同時，新的電池技術(shù)也能提供更高的能量，尤其是對極高存儲密度先進鋰離子電池的開發(fā)和應(yīng)用。

　　而今，情況發(fā)生了改變。與前幾代CMOS工藝不同的是，最新的深亞微米(<100nm)CMOS工藝是集成更多功能的必要條件，但集成密度的提高并未相應(yīng)帶來功耗的下降。相反，更多功能造成更高的功耗，而CMOS工藝技術(shù)的發(fā)展不再能夠彌補這一增加的功耗。同時電池技術(shù)的發(fā)展也無法實現(xiàn)這種彌補。因此，如今的多媒體手機再次逼近運行時間極限。系統(tǒng)設(shè)計者必須尋找新的方法以降低系統(tǒng)的總體功耗。

　　目前系統(tǒng)中常用的兩種技術(shù)是電壓域切換和電壓調(diào)整。電壓域切換適用于在任一時刻并不要用到設(shè)備中所有功能的情況。例如，當多媒體設(shè)備播放某種媒體時，通常與處理其它類型媒體的電路沒有關(guān)系。因此，就可以關(guān)閉這部分未用電路的電源，將其功耗降為近乎零。盡管這種方法向克服深亞微米CMOS工藝漏電流問題邁出了重要步伐，但它僅能節(jié)省待機功耗。當電路處于激活狀態(tài)時，它并不能節(jié)省任何靜態(tài)或動態(tài)功耗。

　　現(xiàn)在對激活狀態(tài)下功耗的解決辦法是電壓調(diào)整技術(shù)，它依賴于加在CMOS邏輯電路上的電壓與時鐘的速度之間相關(guān)性。較快的時鐘速度需要較高的電壓，很明顯，這些參數(shù)的提高都會增加動態(tài)功耗。

　　在多數(shù)VLSI數(shù)字芯片中，某些部分的運行速度需要高于其它部分，而在傳統(tǒng)器件中，通常整個芯片都工作在最高時鐘頻率下，并且整體芯片都要供電以維持這個時鐘頻率。這樣就造成較高的功耗，實際上芯片中的某些部分原本可以運行在較低的速度上。

　　通過使用電壓調(diào)整方法時，芯片采用兩種以上供電電壓，較高速的邏輯被劃分在一些由較高電壓供電的島內(nèi)，而較低速邏輯則位于低供電電壓的島內(nèi)。因而這些島中的時鐘速度就可以作相應(yīng)的調(diào)整。

　　因此，許多最新SoC解決方案需要能提供多種電壓的電源，這些電壓是電壓調(diào)整所需的，另外這些電源還可以與功能同步開、關(guān)這些供電電壓，以支持電壓域切換。對于電池供電的設(shè)備，它們還必須能夠高效地將電池輸出電壓轉(zhuǎn)換為芯片所需電壓(DC/DC轉(zhuǎn)換)，以盡量減少轉(zhuǎn)換期間的功率損失。在很多情況下，它們還要控制電池的充電過程。

　　這些新型電源電路通常叫做電源管理單元(PMU)，因為與前代方案相比，它們在電源控制方面發(fā)揮了更活躍得多的作用。

PMU架構(gòu)：集中式vs.分布式

　　當設(shè)計者要決定系統(tǒng)如何劃分時，必須在集中式與分布式電源分配方案中作出選擇：前者是將單只PMU緊靠系統(tǒng)的主處理器用于實現(xiàn)所有的電源切換與電壓調(diào)整功能；后者則是每個子系統(tǒng)都擁有自己的PMU。決策過程取決于兩個主要因素：應(yīng)用及響應(yīng)速度，以及所需電源管理的間隔尺度(granularity)。

　　在很多應(yīng)用中例如高端多媒體手機，制造商用一種模塊化方案來增加功能，即在一個基礎(chǔ)設(shè)計上增加模塊來實現(xiàn)某個特定功能，如藍牙、Wi-Fi或手機電視模塊。這種情況下，如果采用集中式PMU架構(gòu)，則各種變種手機型號中未使用的PMU功能仍會繼續(xù)保留，造成浪費。但對于固定架構(gòu)的裝置如MP3播放機或音樂播放盒，集中式PMU仍是最具成本效益的選擇之一。

　　然而，融合的趨勢促使更多功能被采用到移動便攜設(shè)備中，其它技術(shù)因素也有力地推動分布式PMU結(jié)構(gòu)占據(jù)主導(dǎo)地位。為節(jié)省更多功耗，PMU要緊密耦合到其控制的子系統(tǒng)中，而不是主系統(tǒng)的處理器。例如，對一個手機的電視子系統(tǒng)，在相關(guān)廣播幀之間的間隔內(nèi)關(guān)閉大部分前端接收機電路可以節(jié)省相當多的功耗。這種轉(zhuǎn)換的時序需要微秒級的精度，只能在電視手機基帶處理器與其PMU之間建立直接控制電路來實現(xiàn)。因此，PMU及耦合到子系統(tǒng)的方式可以是非常特定的。

　　分布式PMU方案還非常靈活。你只需圍繞系統(tǒng)布放一根電源軌(通常是電池的連接線)，所有外圍都把它當作自己唯一的電源連接線，而不需要考慮其它的電源連接。每個外圍電路中嵌入的PMU負責(zé)本地的全部電源管理。而在集中式PMU結(jié)構(gòu)中，你必須預(yù)先知道哪個外圍可能會連接到PMU，還要保證在各種可能的組合情況下，所有電源電壓和時序都能正確無誤。

動態(tài)電源控制

　　隨著所謂動態(tài)電壓與頻率調(diào)整(DVFS)技術(shù)的引入，PMU及其供電的SoC之間的耦合將變得更加緊密。與電壓島方法相同，該技術(shù)在SoC中建立了多個時鐘頻率域，從而可以減小對芯片各部分的供電電壓，動態(tài)電壓與頻率調(diào)整可根據(jù)系統(tǒng)處理器的活動情況，自動調(diào)節(jié)時鐘頻率與供電電壓。這樣就把電源管理與軟件活動直接聯(lián)系在一起。

　　DVFS的實現(xiàn)需要系統(tǒng)運行附加的軟件來評估當前處理器的負載，并預(yù)測出在實時系統(tǒng)約束下完成這個處理負載所需時鐘速度。這樣就可以將時鐘速度降低到適當?shù)念l率上，而供電電壓也降低到能夠維持這一時鐘速度的水平。為了滿足典型系統(tǒng)的實時約束，DVFS過程必須每間隔數(shù)毫秒被重復(fù)，或者當任務(wù)進度表或中斷驅(qū)動的軟件例程明顯改變處理器負荷時就被重復(fù)。

　　DVFS的實現(xiàn)可以是開環(huán)，也可以是閉環(huán)過程(見圖2)。開環(huán)DVFS中為目標系統(tǒng)確定了多種不同頻率和電壓工作點，系統(tǒng)被設(shè)置到最接近的工作點，能夠確保所需處理性能。在實際應(yīng)用中，不同工作點的數(shù)量一般限制為2或4個，每個工作點都必須保證相應(yīng)處理器負荷下的性能，另外還要考慮到最糟情況下的工藝變動(由于工藝技術(shù)的變化而造成的系統(tǒng)性能波動)、IR壓降(例如PCB走線造成的IR壓降)以及溫度效應(yīng)。這些都意味著在相當多的時間里電源電壓仍然會高于嚴格的需求指標。而由于功耗與電源電壓的平方成正比，即使少量的電壓超額也會有明顯的效應(yīng)。

　　閉環(huán)DVFS對系統(tǒng)的實際硅性能提供直接反饋，并考慮到了工藝變化及溫度變化的影響，從而解決了這些問題。其中每個SoC中都包含了一個性能監(jiān)控器，它在各個時間點測量給定電壓上SoC的實際性能。然后，該性能監(jiān)控器的輸出向電源管理算法提供信息，以決定電壓是該升高還是降低，從而將其保持在SoC最佳的功耗性能比范圍中。

　　為了在片上性能監(jiān)控器與PMU之間提供一個標準接口，美國國家半導(dǎo)體公司和ARM提出了他們聯(lián)合開發(fā)的PowerWise接口(PWI)，這是一個開放的工業(yè)標準。移動工業(yè)處理器接口(MIPI)聯(lián)盟也強調(diào)了此類開放工業(yè)標準的重要性，他們正在致力于建立一個系統(tǒng)電源管理接口(SPMI)規(guī)范。

C050PMU工藝

　　與消費電子中的所有事物一樣，PMU也不斷邁向更高集成度，這不僅為了降低成本，也是為了減小物理尺寸，從而能為移動便攜式設(shè)備中的其它功能騰出空間。因此最理想的方案應(yīng)該是單芯片，以盡可能減少外圍元件。

　　實現(xiàn)PMU對半導(dǎo)體工藝技術(shù)的要求包括：能集成可承載高達1A電流、能在正常運行和電池充電期間承受電池與充電器峰值電壓的低導(dǎo)通電阻MOSFET；另外還應(yīng)能集成低功耗的邏輯電路，用于控制切換與穩(wěn)壓功能。

　　飛利浦最新一代PMU采用該公司基于0.25um CMOS的C050PMU工藝。只需幾個額外的掩膜步驟，額定3.3V的基線工藝就可提升至正常電池應(yīng)用的5V(單鋰離子電池，或三節(jié)鎳鎘或鎳氫電池)；如果PMU會在脈沖充電期間遭受感性電壓毛刺，或者需要超出電池的正常電壓(例如，驅(qū)動串接的背光照明LED)，則可以達到20V。C050PMU工藝可為PMU以及開關(guān)轉(zhuǎn)換器控制電路的實現(xiàn)提供足夠的邏輯密度，另外還有一種工藝選項，可以在PMU中包含一次編程(OTP)非易失存儲器，用于定義PMU的起動條件。而完全可重編程的EEPROM選項正在開發(fā)中。

　　飛利浦還有一個專門的PMU設(shè)計庫與設(shè)計環(huán)境，可以用構(gòu)建模塊的方法快速建立PMU設(shè)計。庫中的基本IP塊包括帶隙電壓基準、輸出能力從數(shù)毫安至數(shù)百毫安的低壓降線性穩(wěn)壓器(LDO)、可提供高達1A電流且效率超過90%的DC/DC轉(zhuǎn)換器塊，以及PMU控制狀態(tài)機。LDO可以針對多種性能參數(shù)作優(yōu)化，例如，敏感電路(如射頻收發(fā)器)需要的低輸出噪聲電源。其它庫元件包括上電復(fù)位電路、時鐘振蕩器、低功耗實時時鐘/日歷電路，以及I2C/SPI串行總線接口。

　　使用C050PMU工藝的設(shè)計者還可以使用該公司幾乎所有0.25um混合信號與模擬IP塊，包括先進的音頻編解碼器、耳機與音箱放大器、麥克風(fēng)放大器、濾波器、ADC和DAC等。這對系統(tǒng)設(shè)計者非常重要，因為他們會希望在同一芯片中集成PMU和混合信號/模擬IP，例如，在手機或音樂播放機中將PMU與模擬基帶功能集成在一起。

未來發(fā)展趨勢

　　除了DVFS所需的片上性能監(jiān)控器以外，未來還將有越來越多的電源管理功能移至芯片上。例如在手機市場上，越來越多的附加功能采用SoC來實現(xiàn)，現(xiàn)在已經(jīng)有種需求是將每片SoC直接連接在公共的準穩(wěn)壓電壓軌上，一般在1.8V左右。這樣就要求DVFS所需的可編程穩(wěn)壓器移至芯片上，而不是集成到一個獨立的PMU中。鑒于這一因素，飛利浦公司已經(jīng)開始遷移很多與PMU相關(guān)的IP，即從當前的0.25um C050PMU工藝直接轉(zhuǎn)到深亞微米CMOS工藝技術(shù)。

　　在電池與這些SoC之間，只需要用一個高效率的DC/DC轉(zhuǎn)換器生成公共電源。現(xiàn)有的DC/DC轉(zhuǎn)換器已經(jīng)能夠在所有負載條件下提供高于90%的效率。但是，要將它們做到小型化還有相當多的工作要做。

　　現(xiàn)有的開關(guān)模式轉(zhuǎn)換器最高工作頻率大約是2MHz，因此仍然要使用體積相對較大的電感器。正在開發(fā)中的新型轉(zhuǎn)換器工作頻率在10MHz以上，它可以使電感器體積減小到可以集成的程度，即使不是放在片上，也可以作為系統(tǒng)級封裝(SiP)PMU方案的一部分。還有一種很快就可能集成到PMU中的元件，即基準電壓和LDO的輸出去耦電容。作為無源集成工具箱中的一部分，飛利浦已經(jīng)擁有一種工藝技術(shù)，能在硅片上實現(xiàn)高達230nF/mm2的電容密度，可以用于SiP方案的集成。

　　另外不要忘記，移動設(shè)備的液晶屏和背光照明功耗通常要占到總體的一半。新型顯示技術(shù)與相應(yīng)的PMU結(jié)合，也能在降低總體功耗方面扮演相當重要的角色。

作者：Henk Derks

Ronald van Cleef

Reinier van der Lee

飛利浦半導(dǎo)體公司